Salta al contenido principal
logo
¿Olvidó su nombre de usuario o contraseña?
Página Principal

(P2025 - 1S) SISTEMAS DIGITALES A
Descripcion de Hardware. P1. ALU -50%

Apertura: sábado, 31 de mayo de 2025, 18:46
Cierre: martes, 3 de junio de 2025, 05:46

Objetivo: Implementar en VHDL una Unidad Aritmética Lógica (ALU) de tres bits capaz de realizar operaciones de suma, resta y dos operaciones opcionales seleccionadas por el estudiante.

restriccion.

debera ser implementada a partir de una celula de un bit

en la CMOD A7, la ALU solamente sera de 2 bits


Descripción:

  1. ALU de Tres Bits: La ALU deberá tener dos entradas de datos (A y B) de tres bits cada una y una entrada de control de operación (OP) de tamaño suficiente para definir las operaciones requeridas.

  2. Operaciones Obligatorias:

    • Suma: Realizar la suma de los números A y B.
    • Resta: Realizar la resta de los números A y B.
  3. Operaciones Opcionales: El estudiante deberá seleccionar dos operaciones adicionales entre las siguientes opciones (o definir operaciones nuevas):

    • Multiplicación
    • División
    • AND lógico
    • OR lógico
    • XOR lógico
    • Desplazamiento lógico (izquierda o derecha)
    • Operaciones lógicas complejas definidas por el estudiante.


◄ contadores
Descripcion de Hardware. P3. COMPARADORES ►
Atrás

 www.unach.edu.ec
En este momento está usando el acceso para invitados (Acceder)